本科畢業(yè)設(shè)計(jì)開題報(bào)告(2)

本科畢業(yè)設(shè)計(jì)開題報(bào)告

　　本科畢業(yè)設(shè)計(jì)開題報(bào)告篇2

　　研究現(xiàn)狀及發(fā)展態(tài)勢

　　XX年4月13日，安捷倫推出業(yè)界最高帶寬的微波M波段實(shí)時(shí)示波器，其帶寬高達(dá)63 GHz ，實(shí)時(shí)采樣率高達(dá)160GSa/s。而示波器的發(fā)展正是向高帶寬高采樣速率多方面發(fā)展。

　　示波器行業(yè)的發(fā)展趨勢可以是發(fā)展混合信號示波器、從并行測量發(fā)展到串行測量、功能強(qiáng)大的便攜式示波器/定制通用示波器。

　　時(shí)基是示波器顯示波形的時(shí)域度量基準(zhǔn)，通常表示的時(shí)示波器上橫軸一大格波形所占據(jù)的時(shí)間。時(shí)基決定了示波器相對采樣率的大小。所謂相對采樣率，就是經(jīng)過 處理，把采到的數(shù)據(jù)送顯示所需要的采樣率。在一定程度上決定了示波器顯示波形與原波形的相符合程度。在時(shí)基檔過小，示波器中所采集到的點(diǎn)不足以進(jìn)波形顯示 時(shí)，就需要采用插值的方法在兩個(gè)實(shí)際采樣點(diǎn)間插入一個(gè)或多個(gè)點(diǎn)來重建波形。時(shí)基和插值影響了示波器信號的采集及顯示，在示波器設(shè)計(jì)中具有很重要的地位。

　　目前插值算法主要有正弦插值和線性插值，這對不同波形選取合適的插值算法和適合的差值參數(shù)可以有效的改善波形恢復(fù)的誤差過大問題，達(dá)到所希望的精度。比 如當(dāng)原始波形是正弦波時(shí)正弦插值的效果比較好，而方波和三角波則是線性插值的效果較好。但傳統(tǒng)方法大都采用的正弦內(nèi)插方式存在兩種不足，一是存在頻譜泄漏 現(xiàn)象，插值之后的波形存在失真，影響波形觀察;二是其運(yùn)算量巨大，這使得示波器系統(tǒng)處理速度變慢。

　　未來應(yīng)該改進(jìn)傳統(tǒng)插值算法的性能及運(yùn) 算速度，設(shè)計(jì)新式的插值算法，比如目前有的采用濾波方式實(shí)現(xiàn)插值，能夠有效減少頻譜泄露對觀察波形的影響，同時(shí)將該算法設(shè)計(jì)在FPGA中，利用FPGA豐 富的邏輯資源、快速的運(yùn)算速度和靈活的可重構(gòu)性，是數(shù)據(jù)處理的速度得到極大提高。

　　選題依據(jù)及意義

　　模數(shù)轉(zhuǎn)換器即A/D轉(zhuǎn)換器，或簡稱ADC，通常是指一個(gè)將模擬信號轉(zhuǎn)變?yōu)閿?shù)字信號的電子元件。通常的模數(shù)轉(zhuǎn)換器是將一個(gè)輸入電壓信號轉(zhuǎn)換為一個(gè)輸出的數(shù)字信號。

　　數(shù)字信號處理器(DSP)作為一種可編程專用芯片，是數(shù)字信號處理理論實(shí)用化過程的重要技術(shù)工具，在語音處理、圖像處理等技術(shù)領(lǐng)域得到了廣泛的應(yīng)用。

　　本畢業(yè)設(shè)計(jì)課題屬于軟硬件結(jié)合的內(nèi)容。系統(tǒng)通過ADC將經(jīng)過調(diào)理通道調(diào)理后的模擬信號轉(zhuǎn)換成數(shù)字信號，然后送至FPGA，并在其中實(shí)現(xiàn)硬件實(shí)時(shí)處理(如 抽點(diǎn)、峰值檢測、觸發(fā)與存儲(chǔ)控制等)，最后把采樣數(shù)據(jù)送至DSP中作進(jìn)一步的數(shù)據(jù)處理(如軟件抽點(diǎn)、插值和數(shù)據(jù)顯示控制等)以完成數(shù)據(jù)采集功能。時(shí)基控制 是完成對采集后的數(shù)據(jù)進(jìn)行相應(yīng)的處理，使得能夠滿足用戶設(shè)定的波形觀測要求。而插值就是在快時(shí)基檔位時(shí)，用于彌補(bǔ)低采樣率帶來的不足，使得能較為正確觀測 波形。

　　為此，對整個(gè)示波器的設(shè)計(jì)而言，時(shí)基控制與插值實(shí)現(xiàn)擁有舉足輕重的地位，它對硬件的處理進(jìn)行相應(yīng)的控制，使硬件部分得以順利運(yùn)行，然后送入軟件進(jìn)行插值等后續(xù)工作。

　　課題研究內(nèi)容

　　具體而言，包括以下內(nèi)容：

　　(1)熟悉ADC、FPGA、DSP的數(shù)據(jù)采集平臺(tái)。

　　(2)熟悉數(shù)字示波器的時(shí)基控制和插值基本原理，并在平臺(tái)上實(shí)現(xiàn)。

　　(3)應(yīng)用VerilogHDL編寫FPGA相應(yīng)硬件代碼并用C編寫DSP相應(yīng)代碼。

　　(4)完成相應(yīng)軟硬件代碼的設(shè)計(jì)、仿真和調(diào)試。

　　擬解決的關(guān)鍵問題和最終目標(biāo)，以及擬采取的主要理論、技術(shù)路線和實(shí)施方案等

　　示波器硬件系統(tǒng)主要由ADC、FPGA和DSP以及它們周邊的一系列器件構(gòu)成。FPGA是數(shù)據(jù)采集系統(tǒng)的核心，它的可編程功能和靈活性使其能夠滿足系統(tǒng) 具體功能設(shè)計(jì)。在DSP的控制下，F(xiàn)PGA實(shí)現(xiàn)了采集，觸發(fā)，接口等功能。而DSP強(qiáng)大的數(shù)據(jù)理功能決定了其數(shù)據(jù)處理系統(tǒng)核心的地位。

　　DSP通過對FPGA的控制來采集數(shù)據(jù)并從FPGA獲得數(shù)據(jù)的過程稱為數(shù)據(jù)采集，但采集來的數(shù)據(jù)并不能直接送去顯示，而將采得的數(shù)據(jù)轉(zhuǎn)化為可以被用戶接收的數(shù)據(jù)的過程稱為數(shù)據(jù)處理。

　　示波器的時(shí)基范圍為5ns/Div至50s/Div，按1，2，5的步進(jìn)遞增。Div為屏幕上的一格，包含了25個(gè)像素，也就是25個(gè)數(shù)據(jù)才能夠顯示一格的波形。這樣，根據(jù)時(shí)基檔位，我們可以得出各時(shí)基下的相對采樣率，

　　內(nèi)插算法有線性插值、正弦插值、立方插值等。在DSO示波器中普遍采用的有線性插值和正弦插值。

　　線性插值：插值時(shí)在相鄰兩個(gè)采樣點(diǎn)之間用直線連接，這種方法就是線性插值。只要各采樣點(diǎn)之間距離得很近，用這種方法就能獲得足夠好的重建波形。線性插值 就是按照等差數(shù)列的方式，在兩個(gè)采樣點(diǎn)之間進(jìn)行等距離插值。兩個(gè)采樣點(diǎn) m0，m1 之間插入 k 個(gè)點(diǎn)的數(shù)學(xué)模型如下：

　　y1=m0+1/(k+1)*(m1-m0) yk=m0+k/(k+1)*(m1-m0)

　　由此可得到第 i 個(gè)點(diǎn)的線性插值公式：

　　yi=m0+i/(k+1)*(m1-m0) (i的取值范圍1~k)

　　正弦插值：如果對原信號采樣時(shí)滿足奈奎斯特抽樣定理，即抽樣頻率 f(或 Ωs)大于等于兩倍信號譜的最高頻率 f(或 Ω)，則可由抽樣信號不失真的重建原信號 x(t)。

　　使用正弦插值時(shí)，即使是在每兩個(gè)采樣點(diǎn)之間插入25 個(gè)點(diǎn)的情況下，我們采用4 個(gè)采樣點(diǎn)進(jìn)行計(jì)算也能得到比效理想的波形恢復(fù)效果。因而出于運(yùn)算速度，代碼長度和波形恢復(fù)效果上的綜合考慮，在設(shè)計(jì)中，我們使用正弦插值運(yùn)算時(shí)都是采用4 個(gè)采樣點(diǎn)進(jìn)行運(yùn)算。最終實(shí)現(xiàn)時(shí)采用的正弦插值公式如式

　　設(shè)計(jì)DSP采用的軟件開發(fā)平臺(tái)為Visual DSP++，能夠支持ADI公司生產(chǎn)的SHARC、TigerSHARC和Blackfin系列處理器，編程語言有匯編語言，C/C++，并有優(yōu)化編譯功能。除了匯編器和鏈接器，其還帶有調(diào)試環(huán)境IDDE。

　　除了常規(guī)的調(diào)試手段，Visual DSP++還能調(diào)出存儲(chǔ)區(qū)的圖像，這對于圖像顯示的調(diào)試大有幫助。此外，Visual DSP++也能調(diào)出數(shù)據(jù)區(qū)的數(shù)據(jù)并自動(dòng)生成波形，調(diào)試時(shí)就能更直觀地觀察數(shù)據(jù)區(qū)的變化。

　　Visual DSP++還有source control功能，也就是源程序管理功能，可以實(shí)現(xiàn)多機(jī)協(xié)同工作。其方法是以一臺(tái)計(jì)算機(jī)為服務(wù)器，將所有源代碼存于服務(wù)器上，其他計(jì)算機(jī)通過 source control功能與服務(wù)器連接，其他機(jī)器對源代碼的修改都可以保存于服務(wù)器上，這樣就可以實(shí)現(xiàn)多人協(xié)同開發(fā)一個(gè)工程，加快軟件開發(fā)進(jìn)度。

　　論文特色或創(chuàng)新點(diǎn)

　　本課題是軟硬件結(jié)合的設(shè)計(jì)，對采集后的數(shù)據(jù)進(jìn)行相應(yīng)的實(shí)時(shí)處理控制，且在DSP中作進(jìn)一步插值等處理，使得整個(gè)示波器系統(tǒng)能夠順暢地運(yùn)行。通過這個(gè)畢業(yè) 設(shè)計(jì)，能夠基本了解示波器的基本原理，對示波器有個(gè)基本的認(rèn)識，對模塊化設(shè)計(jì)有了基本了解，為以后的學(xué)習(xí)生活打下基礎(chǔ)。

　　本科畢業(yè)設(shè)計(jì)開題報(bào)告篇3

　　本科論文題目：法國工程師教育模式本土化過程中本科畢業(yè)設(shè)計(jì)的思考

　　近年來，我國逐漸重視應(yīng)用型人才的培養(yǎng)工作。教育部已啟動(dòng)了 卓越工程師教育培養(yǎng)計(jì)劃 ，一些高校也積極響應(yīng)并推動(dòng)工程技術(shù)人才的培養(yǎng)。[1]其中，法國工程師培養(yǎng)模式因其優(yōu)秀的培養(yǎng)質(zhì)量、高度的社會(huì)認(rèn)可度而受到了人們較大的關(guān)注。[2]北京航空航天大學(xué)、中國民航大學(xué)、上海交通大學(xué)等高校紛紛建立工程師學(xué)院，嘗試學(xué)習(xí)法國工程師培養(yǎng)模式。[3]中山大學(xué)也在20XX年與法國以格勒諾布爾國立綜合理工學(xué)院為首的五所法國工程師學(xué)校合作組建了中法核工程與技術(shù)學(xué)院，引入法國工程師培養(yǎng)的培養(yǎng)模式，借鑒法國在核能工程師培養(yǎng)上的經(jīng)驗(yàn)，為我國培養(yǎng)國際一流的核能工程師。[4，5]學(xué)院于20XX年納入全國普通高等學(xué)校招生計(jì)劃對外招生。至今第一批學(xué)生正好本科畢業(yè)，剛經(jīng)歷了本科畢業(yè)設(shè)計(jì)階段。筆者作為本科畢業(yè)設(shè)計(jì)工作組織和協(xié)調(diào)的中方負(fù)責(zé)人，同時(shí)，也參與了畢業(yè)設(shè)計(jì)的具體指導(dǎo)，包括獨(dú)立指導(dǎo)1個(gè)小組、與法方Bertrand Mercier教授共同指導(dǎo)1個(gè)小組，同時(shí)，筆者之前也完成指導(dǎo)了2015級和2015級兩屆傳統(tǒng)中國模式下的核工程與核技術(shù)專業(yè)的本科畢業(yè)設(shè)計(jì)(共21人)，所以特對法國工程師教育模式下的本科畢業(yè)設(shè)計(jì)進(jìn)行了總結(jié)與思考，希望能對我國的工程師培養(yǎng)提供有益的啟示。