基于eda的實(shí)訓(xùn)心得_eda實(shí)訓(xùn)報告怎么寫

基于eda的實(shí)訓(xùn)心得_eda實(shí)訓(xùn)報告怎么寫

　　EDA的意義是什么？EDA技術(shù)的出現(xiàn)，極大地提高了電路設(shè)計的效率和可操作性，減輕了設(shè)計者的勞動強(qiáng)度。下面是學(xué)習(xí)啦帶來的基于eda的實(shí)訓(xùn)心得，希望可以幫到大家。

　　基于eda的實(shí)訓(xùn)心得篇1

　　不到一周的EDA實(shí)訓(xùn)就這樣結(jié)束了，雖然時間有些短暫，學(xué)習(xí)的有些倉促，但是這次實(shí)訓(xùn)我是認(rèn)真的。我沒有像以往一樣單一的照貓畫虎，沒有等待著參考別人的成果，而是一邊畫電路圖，一邊分析原理，遇到不會的，自己先勇于嘗試，然后與同學(xué)交流。雖然有很多地方仍然不是很明白，但是自己至少盡心盡力了。

　　初次使用Multisim軟件，加之又是英文版的，會很吃力，我們可能找不準(zhǔn)元器件，可能因不懂它的屬性而用錯，像這樣的問題不是沒出現(xiàn)過，就在完成實(shí)訓(xùn)第一題目時這些錯誤就出現(xiàn)了。當(dāng)時因?yàn)橛缅e電阻的屬性，導(dǎo)致仿真出的波形與別人不同，然而這個問題在當(dāng)時困擾了我和同學(xué)很久，一直找不出問題出在哪里，后來還好有老師的指導(dǎo)，才找出問題的所在(我們用的是電流型電阻)。

　　實(shí)訓(xùn)內(nèi)容包括了對電路、模擬電子、數(shù)字電路的簡單操作，我們通過Multisim軟件畫出電路圖，用虛擬的儀表對電路參數(shù)進(jìn)行測量，用虛擬示波器對電路輸入輸出波形進(jìn)行觀測，這不僅讓我們熟悉使用該軟件，同時體驗(yàn)軟件仿真在電路分析中的重要作用，利用該軟件不僅可以準(zhǔn)確測量各參量，還可幫助我們測試電路的性能。它確實(shí)很方便實(shí)用。

　　雖然有了這種強(qiáng)大軟件的幫助，但是對于我們這些初學(xué)者來說，必須學(xué)會自己分析電路原理，來判斷測試結(jié)果。電路、模電、數(shù)電是一年前學(xué)的，或許是因時間長，好多知識點(diǎn)被遺忘了，或許是當(dāng)時就沒將這三門功課學(xué)好，對知識點(diǎn)的生疏，導(dǎo)致實(shí)訓(xùn)的進(jìn)行并不是很順利，有時半天分析不出一個原理圖。

　　實(shí)訓(xùn)時間很短，該軟件的學(xué)習(xí)過程還很長，我不希望自己因?qū)嵱?xùn)結(jié)束而停止對其的認(rèn)識和學(xué)習(xí)。寫到這，我想起前幾天一位留學(xué)回國的姐說過的話：“你現(xiàn)在所學(xué)的那些專業(yè)軟件，你必須深入了解和學(xué)習(xí);就學(xué)校進(jìn)行一到兩禮拜的學(xué)習(xí)是遠(yuǎn)遠(yuǎn)不夠的，自己課后必須加強(qiáng)學(xué)習(xí)”。之前的實(shí)訓(xùn)機(jī)會已經(jīng)被荒廢了，現(xiàn)在的機(jī)會自己應(yīng)該好好珍惜。大學(xué)的美好時光所剩不多，如果覺得自己之前沒有盡心盡力，那么接下來的時間自己好好珍惜吧。 最后，感謝本次實(shí)訓(xùn)過程中給予我?guī)椭睦蠋熀屯瑢W(xué)，謝謝你們。

　　基于eda的實(shí)訓(xùn)心得篇2

　　本學(xué)期末我們進(jìn)行了EDA實(shí)訓(xùn)，我們組做的是四路智能搶答器，不過本次實(shí)訓(xùn)與以往最大的不同是在熟練并掌握Verilog硬件描述語言的基礎(chǔ)上，運(yùn)用Quartus軟件,對其進(jìn)行波形以及功能的仿真。我們組搶答器的設(shè)計要求是：可容納四組參賽者，每組設(shè)置一個搶答按鈕供搶答者使用，電路具有第一搶答信號的鑒別和鎖存功能，系統(tǒng)具有計分、倒計時和倒計時鎖存等電路，輸入信號有：各組的搶答按鈕A、B、C、D，系統(tǒng)清零信號CLR，系統(tǒng)時鐘信號CLK，計分復(fù)位端RST，加分按鈕端ADD，計時預(yù)置控制端LDN，計時使能端EN，計時預(yù)置數(shù)據(jù)調(diào)整按鈕可以用如TA、TB表示;系統(tǒng)的輸出信號有：四個組搶答成功與否的指示燈控制信號輸出口可用如LEDA、LEDB、LEDC、LEDD表示，四個組搶答時的計時數(shù)碼顯示控制信號若干，搶答成功組別顯示的控制信號若干，各組計分動態(tài)顯示的控制信號若干。整個系統(tǒng)至少有三個主要模塊：搶答鑒別模塊、搶答計時模塊、搶答計分模塊。

　　實(shí)訓(xùn)的第一天我們組三個人就開始對搶答器的各部分源程序進(jìn)行調(diào)試，由于剛開始對于quartus2軟件用的不是很熟練，所以在第一天幾乎上沒有啥大的進(jìn)展，一直都在改程序中的錯誤。在不停的重復(fù)的編譯、改錯。拿著EDA修改稿、資料書檢查出錯的地方，一邊又一遍的校對分析其中的錯誤。

　　在實(shí)訓(xùn)中我們遇到了很多的問題。為了解決這些問題我和他們兩個都在的想辦法通過各種渠道尋找解決問題的方法。上網(wǎng)查資料、問同學(xué)、圖書館查資料、問老師、自己想辦法，其實(shí)最有效的方法還是自己去想那樣學(xué)到的東西才會更加的深刻記得時間也是最長的，他人的幫助當(dāng)然是很好的，但只是暫時的要想真正的學(xué)到東西還是要靠自己去想辦法。不能一有問題就希望要他人幫忙，一定自己先好好想想實(shí)在解決不了的再去問老師找同學(xué)。

　　由于在一開始的時候?qū)uartus2軟件的不熟悉耽誤了很多的時間，在接下來的幾天里遇到了不少的問題。剛開始的時候是源程序中的錯誤一直在那改，好不容易幾個模塊中的錯誤都一個個排除了，但當(dāng)把他們放到一起時問題就又出現(xiàn)了。于是又開始了檢查修改，可是弄了好長時間也沒有弄明白，最后找了一個在實(shí)驗(yàn)室的同學(xué)說是頂層文件有問題。于是晚上又找了些關(guān)于頂層文件資料還有課本上的例子。最后對步驟已經(jīng)有了很熟練的掌握，很快就完成了程序編譯、仿真、下載到最后的調(diào)試。

　　“紙上談來終覺淺，絕知此事要躬行。”在這短暫的兩周實(shí)訓(xùn)中深深的感覺到了自己要學(xué)的東西實(shí)在是太多了，自己知道的是多么的有限，由于自身專業(yè)知識的欠缺導(dǎo)致了這次實(shí)訓(xùn)不是進(jìn)行的很順利，通過這次實(shí)訓(xùn)暴露了我們自身的諸多的不足之處，我們會引以為鑒，在以后的生活中更應(yīng)該努力的學(xué)習(xí)。

　　雖然實(shí)訓(xùn)僅僅進(jìn)行了兩個星期就匆匆的結(jié)束了，但在這兩個星期中收獲還是很多的。實(shí)訓(xùn)的目的是要把學(xué)過的東西拿出來用這一個星期的實(shí)訓(xùn)中不僅用了而且對于quartus2軟件的使用也更加的得心應(yīng)手，這次實(shí)訓(xùn)提高了我們的動手能力、理論聯(lián)系實(shí)際的能力、發(fā)現(xiàn)問題分析問題解決問題的能力。實(shí)訓(xùn)只要你認(rèn)真做了都是對自己能力一次很大的提高。

　　本次設(shè)計過程中得到我們老師的悉心指導(dǎo)。甕老師多次詢問設(shè)計進(jìn)程，并為我們指點(diǎn)迷津，幫助我們理順設(shè)計思路，精心點(diǎn)撥，時刻在幫助著我們?nèi)ヌ岣咦约?。甕老師一絲不茍的作風(fēng)，嚴(yán)謹(jǐn)求實(shí)的態(tài)度，踏踏實(shí)實(shí)的精神，不僅是我學(xué)習(xí)的楷模，并將積極影響我今后的學(xué)習(xí)和工作。在此誠摯地向甕老師致謝。

　　基于eda的實(shí)訓(xùn)心得篇3

　　短暫的一周實(shí)訓(xùn)已經(jīng)過去了，對于我來說這一周的實(shí)訓(xùn)賦予了我太多實(shí)用的東西了，不僅讓我更深層次的對課本的理論知識深入了理解，而且還讓我對分析事物的邏輯思維能力得到了鍛煉，提高了實(shí)際動手能力，下面談一下就這一周實(shí)訓(xùn)中我自己的一些心得體會。 一周的實(shí)訓(xùn)已經(jīng)過去了，我們在老師提供的實(shí)踐平臺上通過自己的實(shí)踐學(xué)到了很多課本上學(xué)不到的寶貴東西，熟悉了對Quartus Ⅱ軟件的一般項(xiàng)目的操作和學(xué)到了處理簡單問題的基本方法，更重要的是掌握了VHDL語言的基本設(shè)計思路和方法，我想這些會對我今后的學(xué)習(xí)起到很大的助推作用。此外，還要在今后的課本理論知識學(xué)習(xí)過程中要一步一個腳印的扎實(shí)學(xué)習(xí)，靈活的掌握和運(yùn)用專業(yè)理論知識這樣才能在以后出去工作的實(shí)踐過程中有所成果。

　　最后還要感謝學(xué)校為我們提供這樣專業(yè)的實(shí)踐平臺還有甕老師在一周實(shí)訓(xùn)以來的不斷指導(dǎo)和同學(xué)的熱情幫助。總的來說，這次實(shí)訓(xùn)我收獲很大。

　　同時，感謝大專兩年來所有的老師，是你們?yōu)槲医饣笫軜I(yè)，不僅教授我專業(yè)知識，更教會我做人的道理。

　　這次EDA實(shí)訓(xùn)讓我感覺收獲頗多，在這一周的實(shí)訓(xùn)中我們不僅鞏固了以前學(xué)過的知識，而且還學(xué)到了怎樣運(yùn)用EDA設(shè)計三種波形的整個過程和思路，更加強(qiáng)了我們動手能力，同時也提高了我們的思考能力的鍛煉，我們在寫程序的同時還要學(xué)會要改程序，根據(jù)錯誤的地方去修改程序。

　　本文基于Verilog HDL的乒乓球游戲機(jī)設(shè)計，利用Verilog HDL語言編寫程序?qū)崿F(xiàn)其波形數(shù)據(jù)功能在分析了CPLD技術(shù)的基礎(chǔ)上，利用CPLD開發(fā)工具對電路進(jìn)行了設(shè)計和仿真，從分離器件到系統(tǒng)的分布，每一步都經(jīng)過嚴(yán)格的波形仿真，以確保功能正常。

　　從整體上看來，實(shí)訓(xùn)課題的內(nèi)容實(shí)現(xiàn)的功能都能實(shí)現(xiàn)，但也存在著不足和需要進(jìn)一步改進(jìn)的地方，為我今后的學(xué)習(xí)和工作奠下了堅實(shí)的基礎(chǔ)。通過此次的實(shí)訓(xùn)課題，掌握了制作乒乓球游戲機(jī)技術(shù)的原理及設(shè)計要領(lǐng)，學(xué)習(xí)并掌握了可編程邏輯電路的設(shè)計，掌握了軟件、CPLD元件的應(yīng)用，受益匪淺， 非常感謝甕老師這一學(xué)期來的指導(dǎo)與教誨，感謝老師在學(xué)習(xí)上給予的指導(dǎo)，老師平常的工作也很忙，但是在我們學(xué)習(xí)的過程中，重來沒有耽擱過，我們遇到問題問他，他重來都是很有耐心，不管問的學(xué)生有多少，他都細(xì)心的為每個學(xué)生講解，學(xué)生們遇到的不能解決的，他都配合同學(xué)極力解決。最后祝愿甕老師身體健康，全家幸福。

　　通過這次課程設(shè)計，我進(jìn)一步熟悉了Verilog HDL語言的結(jié)構(gòu)，語言規(guī)則和語言類型。對編程軟件的界面及操作有了更好的熟悉。在編程過程中，我們雖然碰到了很多困難和問題,到最后還是靠自己的努力與堅持獨(dú)立的完成了任務(wù)。當(dāng)遇到了自己無法解決的困難與問題的時候，要有耐心，要學(xué)會一步步的去找問題的根源，才能解決問題，還請教老師給予指導(dǎo)和幫助。這次實(shí)訓(xùn)給我最深的印象就是擴(kuò)大自己的知識面，知道要培養(yǎng)哪些技能對我們的專業(yè)很重要。通過這次課程設(shè)計，培養(yǎng)了我們共同合作的能力。但是此次設(shè)計中參考了其他程序段實(shí)際思想，顯示出我們在程序設(shè)計方面還有不足之處。

　　在此次實(shí)訓(xùn)的過程中，我了解到了要加強(qiáng)培養(yǎng)動手能力，要明白理論與實(shí)踐結(jié)合的重要性，只有理論知識也是不夠的，只有把理論知識和實(shí)踐相結(jié)合，才能真正提高我們的實(shí)際動手能力與獨(dú)立思考的能力 。感謝學(xué)院給我們提供這次實(shí)訓(xùn)的機(jī)會，感謝甕老師對我們的指導(dǎo)，他是為了教會我們?nèi)绾芜\(yùn)用所學(xué)的知識去解決實(shí)際的問題，此外，還得出一個結(jié)論：知識必須通過應(yīng)用才能實(shí)現(xiàn)其價值!有些東西以為學(xué)會了，但真正到用的時候才發(fā)現(xiàn)是兩回事，所以我認(rèn)為只有到真正會用的時候才是真的學(xué)會了。

　　本次設(shè)計過程中得到我們老師的悉心指導(dǎo)。甕老師多次詢問設(shè)計進(jìn)程，并為我們指點(diǎn)迷津，幫助我們理順設(shè)計思路，精心點(diǎn)撥。甕老師一絲不茍的作風(fēng)，嚴(yán)謹(jǐn)求實(shí)的態(tài)度，踏踏實(shí)實(shí)的精神，不僅授我以文，并將積極影響我今后的學(xué)習(xí)和工作。在此誠摯地向甕老師致謝。

　　>>>下一頁更多精彩“基于eda的實(shí)訓(xùn)心得”